当前学科:数字逻辑
  • 题目: 判断题
    组合逻辑电路中的险象是由于( )引起的

      A、 电路未达到最简

      B、 电路有多个输出

      C、 电路中的时延

      D、 逻辑门类型不同

    答案: <查看本题扣1积分>

    查看答案

    答案不对?请尝试站内搜索