某计算机的主存采用体宽为8B的8体交叉存储器，数据总线的宽度为64位，读一个主存块的步骤： (1)发送首地址到主存(一个总线时钟周期)； (2)主存控制器接受到地址后，启动第一个模块准备数据，并每隔一个总线时钟启动下一个模块准备数据。每个存储模块花4个总线时钟准备好64位数据，总线上传输一个64位数据花一个总线时钟。请问： 该计算机的Cache缺失损失(从主存中读一个主存块到Cache的时间)至少为多少总线时钟周期?