当前学科:EDA技术
  • 题目: 单选
    在VHDL中,可以用语句()表示检测clock下降沿。

      A . clock’event
      B . clock’eventandclock=’1’
      C . clock=’0’
      D . clock’eventandclock=’0’

    答案: <查看本题扣1积分>

    查看答案

    答案不对?请尝试站内搜索