当前学科:电子信息工程
  • 题目: 未知类型
    在VHDL语言中,下列对时钟边沿检测描述中,错误的是()。

      A.if clk’event and clk=‘1’ then

      B.if falling_edge(clk) then

      C.if clk’event and clk=‘0’ then

      D.if clk’stable and not clk=‘1’ then

    答案: <查看本题扣1积分>

    查看答案

    答案不对?请尝试站内搜索